您的当前位置:首页 >> IP核库存
其他条件:
  IP NAME IP Description Vendor Name Datasheet download
1 DDR2, DDR3 IOs

HPM/GP 28nm

Sankalp Semiconductor
2 低功耗I/O解决方案 锐成芯微
3 SerDes

 锐成芯微的SerDes IP可支持USB、PCIe、SATA等接口协议。

锐成芯微
4 USB2.0和USB1.1

 锐成芯微可提供标准或免晶振的USB IP产品。产品支持UTMI标准接口,具备良好的兼容性。

锐成芯微
5 MIPI D-PHY

 锐成芯微提供低功耗和高性能MIPI D-PHY IP,支持DSI/DSI-2和CSI-2协议,符合MIPI D-PHY rev1.1规范。

锐成芯微
6 高性能、低功耗射频Wi-Fi6、蓝牙解决方案

 锐成芯微可提供具有低功耗、高性能的RF IP,包括低功耗蓝牙(BLE),双模蓝牙(BLE&BT)、Wi-Fi6等。

锐成芯微
7 LogicFlash Pro® eFlash

 LogicFlash Pro® eFlash是拥有自主知识产权的嵌入式闪存技术,可实现高性能、高可靠性的大容量存储。 已推出基于BCD高压工艺的LogicFlash Pro® eFlash IP 具有高可靠性、高兼容性等优点, 适用于汽车电子等高温环境和高可靠性场景下的应用, Data Retention性能已达到AECQ100 Grade1考核标准, 目前已在国内知名晶圆代工厂验证成功,并导入客户项目。

锐成芯微
8 LogicEE® EEPROM

 LogicEE® EEPROM IP是替代外部EEPROM的IP解决方案,可在逻辑工艺上实现,而无需增加额外的光罩层次。最大支持2KB(Byte)存储容量,并可实现位操作,同时提供高达10万次的写入及擦除次数。

锐成芯微
9 LogicFlash® MTP

 LogicFlash® MTP是一种基于CMOS工艺的嵌入式非挥发性存储器技术,基于逻辑工艺实现,无需增加额外光罩层次,或通过增加1层额外光罩,缩减IP面积,适合于1Mbit以内的中等容量应用,同时提供高达1万次的擦写次数。 LogicFlash®技术可以在0.18um到55nm的Logic/BCD/HV/SiGe等工艺上实现。

锐成芯微
10 SuperMTP

 SuperMTP® 是拥有自主知识产权的嵌入式MTP技术,可实现面向汽车电子应用的高性能、高可靠性的嵌入式存储。 产品开发验证中。

锐成芯微
11 Sensor/Detector

 锐成芯微可提供一系列片上传感器IP、检测IP、放大器IP、比较器等IP产品,包括:光检测、温度检测、频率检测、电压检测、AMP、Comparator等,可广泛应用于信息安全以及物联网等领域。

锐成芯微
12 ADC/DAC/CODEC

 锐成芯微可提供具备低功耗特性的SAR ADC、Sigma-delta ADC、R2R DAC、高速ADC和DAC、Audio CODEC等IP产品。其中ADC可根据客户需要增加低温漂高精度内置基准源,为性能提供可靠保证。

锐成芯微
13 CLOCK

 锐成芯微基于超低功耗技术推出了一系列时钟类IP产品,可提供RC OSC、Crystal OSC driver、高性能小数分频PLL 等IP产品。该系列IP具备低温漂特性,输出时钟抖动低,为系统提供稳定可靠的时钟源。

锐成芯微
14 PMU

 锐成芯微始终致力于将电源管理技术同超低功耗技术相结合,打造电源类IP产品,可提供Bandgap、LDO、Buck DCDC、Charge Pump等IP产品,并可根据应用规划整体电源供电方案和定制电源管理单元设计服务,同时具备低功耗特性和宽电源输入范围,让芯片产品轻松适应多种多样的应用场景。

锐成芯微
15 LPDDR5

 With sophisticated architecture and advanced technology, KNiulink provide LPDDR5 IP solution with high performance and low power. In advanced process nodes, KNiulink could offer both controller and PHY IPs. In architecture, it supports Multiport AMBA AXI interface, configurable port number and support asynchronous or synchronous AXI port. For PHY interface, it will integrate DFI compatible design. One de-skew PLL is embedded inside the PHY to improve jitter performance.

牛芯半导体
首页 前页 后页 尾页 ,到页,共72页、1069条